Smachd teothachd is taiseachd fèin-ghluasadach
Tha teòthachd agus taiseachd an t-seòmair ghlan air a dhearbhadh sa mhòr-chuid a rèir riatanasan a ’phròiseis, ach fon chumha gu bheilear a’ coinneachadh ri riatanasan pròiseas, bu chòir aire a thoirt do chomhfhurtachd daonna.Leis an àrdachadh ann an riatanasan glainead èadhair, tha gluasad ann gu bheil riatanasan nas cruaidhe aig a ’phròiseas a thaobh teòthachd agus taiseachd.
Leis gu bheil cruinneas an innealachaidh a ’fàs nas grinne agus nas grinne, tha na riatanasan airson an raon caochladair teòthachd a’ fàs nas lugha agus nas lugha.Mar eisimpleir, ann am pròiseas nochdaidh lithography de chinneasachadh cuairteachaidh aonaichte air sgèile mhòr, feumaidh an eadar-dhealachadh eadar co-èifeachd leudachaidh teirmeach glainne agus wafer sileaconach mar stuth an diaphragm a bhith nas lugha agus nas lugha.Bidh wafer silicon le trast-thomhas de 100μm ag adhbhrachadh leudachadh sreathach de 0.24μm nuair a dh’ èiricheas an teòthachd le 1 ceum.Mar sin, feumaidh teòthachd seasmhach a bhith aige de ± 0.1 ceum.Aig an aon àm, mar as trice feumar an luach taiseachd a bhith ìosal, oir às deidh neach a bhith a’ fallas, bidh an toradh air a thruailleadh, gu sònraichte Airson bùthan-obrach semiconductor air a bheil eagal sodium, cha bu chòir an seòrsa bùth-obrach glan seo a bhith nas àirde na 25 ceum.
Tha cus taiseachd ag adhbhrachadh barrachd dhuilgheadasan.Nuair a tha an taiseachd coimeasach nas àirde na 55%, bidh co-chòrdadh a 'tachairt air balla a' phìob uisge fuarachaidh.Ma thachras e ann an inneal mionaideach no cuairt, adhbharaichidh e diofar thubaistean.Tha e furasta a mheirgeadh nuair a tha an taiseachd coimeasach 50%.A bharrachd air an sin, nuair a tha an taiseachd ro àrd, bidh an duslach air uachdar an wafer silicon air a shanasachadh gu ceimigeach leis na moileciuilean uisge san adhar chun uachdar, rud a tha duilich a thoirt air falbh.Mar as àirde an taiseachd coimeasach, is ann as duilghe a tha e an adhesive a thoirt air falbh, ach nuair a tha an taiseachd coimeasach nas ìsle na 30%, tha e furasta na gràineanan a shanasachadh air an uachdar mar thoradh air gnìomh feachd electrostatach, agus àireamh mhòr de semiconductor tha innealan buailteach do bhriseadh.Is e an raon teòthachd as fheàrr airson cinneasachadh wafer silicon 35 ~ 45%.
